陈莹梅

联系方式

Email ： njcym@seu.edu.cn

电 话 ： 025-83793303-8166

传 真 ： 025-83792882

简历

　　陈莹梅  教授 博导 博士

1987年免试进入南京理工大学光电技术系学习，1991年获学士学位。2003年和2007年在东南大学信息科学与工程学院分别获得电路与系统专业工学硕士和博士学位。2006年受国家外国专家局委派，在中国国际人才交流基金会的资助下，赴欧洲国际微电子中心(IMEC)/比利时鲁汶(Leuven)大学学习先进的模拟集成电路设计技术。

研究方向

超高速光通信集成电路与系统、射频集成电路与系统以及数模混合集成电路等。

科研工作

参与完成了《10-40Gb/s光收发关键器件芯片技术研究》、《40Gb/s 甚短距离并行光互连技术与实验系统》等国家863计划和其他计划项目。近年来负责完成了《40Gb/s单片集成光接收机芯片及信号完整性研究》（国家自然科学基金项目）、和《CDR行为模型和噪声模型研究》、《GPS接收机射频芯片研制》、《高速SERDES模块设计》等多项企业合作项目。目前以第二负责人在研《超高集成度光子芯片的关键技术》（国家863计划项目）；参与了《面向ROF等新型组网技术的射频器件与模块》（工信部民口重大专项）等国家级项目的研制。

已成功研制的芯片主要包括2.5Gb/s单片集成光接收机芯片、GPS接收机射频芯片、10GHz锁相环芯片、40Gb/s光接收机芯片、10Gb/s高速SERDES模块芯片、40Gb/s时钟数据恢复芯片、40Gb/s单片集成光接收机芯片、以及4×10Gb/s、12×10Gb/s、4×25Gb/s与12×40Gb/s并行TIA+LA与LDD等一系列光通信集成电路与模块等，其中研制的《2.5Gb/s CMOS工艺时钟数据再生与1:4分接集成电路》被鉴定为具有“国际先进水平”。主持编写的《集成电路设计》教材连续入选“十一五”和“十二五”国家级规划教材，主持翻译了国外经典教材《模拟集成电路设计精粹》一本，以第一发明人申请国家发明专利六项，在《IEEE Transactions on Circiuits and Systems》、《Electornic letters》等国际国内期刊与会议中发表论文五十余篇，其中四十余篇为SCI或EI检索论文。

教学工作

讲授的课程有本科生课程《通信电子线路》、研究生课程《模拟集成电路设计》，2006年主讲的《集成电路设计技术》课程被评为江苏省优秀研究生课程。

著作

1. 《模拟集成电路设计精粹》 陈莹梅译 王志功校 清华大学出版社 2008年3月

2. 《集成电路设计》第二版 王志功 陈莹梅 电子工业出版社 2009年6月 “十一五”国家级规划教材

3. 《模拟CMOS集成电路设计》魏延存 陈莹梅 胡正飞 清华大学出版社2010年3月

4. 《集成电路设计》王志功 朱恩 陈莹梅 电子工业出版社 2006年11月

5. 《通信电子线路》 李智群 王志功 冯军 李文渊 陈莹梅 苗澎 清华大学出版社2011年4月

论文

1. Yingmei Chen, Jianwei Gong, Jianguo Yao and Ling Tian, 4-channel 35 Gbit/s Parallel CMOS LDD, Electronic letters, 23rd July 2015, Vol.51, No.15, pp.1178-1180  

2. Yingmei Chen, Zhigong Wang, Hui Wang, Wei Li, A 38 Gb/s to 43 Gb/s Monolithic optical receiver in 65 nm CMOS Technology, IEEE transactions on circuits and systems, 2013, 60(12), pp.3173-3181.  

3. Chen Yingmei, Luo xianliang, He xiaofei, Zhang yunan, Wang pengxia, 4×25 Gb/s 2.6 mW/Gb/s Parallel Optical Receiver Analog Front-end for 100Gb/s Ethernet, Microwave and Optical Technology Letters, Vol.57, No.4, Apr. 2015, pp.974-978.  

4. Yingmei Chen, Yilin Zheng, Li Zhang, A 5GHz Linear Laser Diode Driver for ROF Transmission Systems, Microwave and Optical Technology Letters, Vol.57, No.1 , Jan. 2015, pp.41-45.  

5. Yingmei Chen, Zhigang Xu, Tao Wang, Li Zhang, Design of 15 Gb/s Inductorless Limiting Amplifier with RSSI and LOS indication in 65 nm CMOS, High Technology Letters, Vol.20, No.1, Mar. 2014, pp.92-96.

6. Yingmei Chen, Cheng xue hui, Lvfan Yi, Guanguo Wen, Verilog HDL modeling and design of a 10Gb/s SerDes full rate CDR in 65nm CMOS, High Technology Letters, Vol.20, No.2, June 2014, pp.140-145.

7. Chen Yingmei, Zhu Lei, Zhang Li, Li Wei, A 4-channel Parallel 40Gb/s Front-End Amplifier for Optical Receiver in 0.18μm CMOS, Sci China Inf Sci, 2013, 56(4): 042402.

8. Chen Yingmei, Zai Dawei, Zhang Li, Li Wei, A 4-channel Parallel 40 Gb/s Laser Diode Voltage Driver in 0.18 um CMOS, Microwave and Optical Technology Letters, Vol. 55, No. 7, July 2013, pp.1540-1543.

9. Yingmei Chen, Hui Wang, Shuangchao Yan, Li Zhang, A 10GHz Multiphase LC VCO with a Ring Capacitive Coupling Structure, Sci China Inf Sci, Oct. 2012 Vol. 55 No.10, pp.1-7.

10. Yingmei Chen, Shuangchao Yan, Zhigong Wang, et al., A Fully Integrated 40Gb/s CDR with Eight-phase VCO for Optical Fiber Communication, Microwave and Optical Technology Letters, Vol. 55, No. 1, Jan. 2013, pp.170-173.

11. Xu Zhigang, Chen Yingmei, Wang Tao, A 40-Gb/s Fully Integrated CMOS Optical Receiver Analog Front-End in 90-nm CMOS, The Journal of China Universities of Posts and Telecommunications, Feb. 2012, Vol.19, Issue.1,pp.124-128.

12. Yingmei Chen; Wang tao; A 40GHz 50dB Transimpedance Amplifier in 90-nm CMOS for Optical Fiber Communication, Conference on Information Technology for Manufacturing Systems, Sep. 8 - 9, 2012.

13. Yingmei Chen; Zhigong Wang; Li Zhang; Wei Li; 2.5-Gb/s Low-Jitter Low-Power Monolithically Integrated Optical Receiver; Analog Integrated Circuits and Signal Processing, March 2012, Vol.71, No.3:445-451.

14. Wang Jin-fei, Chen Ying-mei, Design of a 10 Gbps VCSEL Current Driver in Active Feedback Technology, ICMEE2012, Aug. 24-26, 2012.

15. Zhu Lei, Chen Yingmei, A 10Gb/s Low-Power Front-End Amplifier for Optical Receiver in 0.18μm CMOS Technology, ICMEE2012, Aug. 24-26, 2012.

16. Zai Dawei, Chen Yingmei, Design of a 10 Gb/s Laser Diode Voltage Driver in 0.18 um CMOS Technology, IMWS2012, Sep. 18-20, 2012.

17. Xuehui Chen, Yingmei Chen, A 9.95-11.5Gb/s Full Rate CDR with Jitter Attenuation PLL in 65-nm CMOS Technology, 13th IEEE International Conference on Communication and Technology(IEEE ICCT2011), Sep. 25-28, 2011.

18. Wang hui, Chen Ying-mei, Jitter Analysis and Modeling of a 10Gb/s SerDes CDR and jitter attenuation PLL, The Journal of China Universities of Posts and Telecommunications, Dec. 2011, Vol.18, Issue.6,pp.122-126.

19. Yingmei Chen; Zhigong Wang; Li Zhang, A Low-Jitter Low-Power Monolithically Integrated Optical Receiver for SDH STM-16, SCIENCE CHINA Information Sciences, June 2011, Vol.54, No.6: 1293-1299.

20. Chen Yingmei, Wang Zhigong, and Zhang Li, Low-jitter PLL based on symmetric phase-frequency detector technique, Analog Integrated Circuits and Signal Processing, JAN. 2010, Vol.62, Issue.1, pp.23-27.

21. CHEN Ying-mei, LI Zhi-qun, WANG Zhi-gong, JING Yong-kang, ZHANG Li. Design of a L1 band low noise single-chip GPS receiver in 0.18-um CMOS technology, The Journal of China Universities of Posts and Telecommunications, June 2010, Vol.17, Issue.3, pp.60-65.

22. Shuangchao Yan,  Yingmei Chen, A 40-Gb/s Quarter Rate CDR With 1:4 Demultiplexer in 90-nm CMOS Technology, 12th IEEE International Conference on Communication and Technology(IEEE ICCT2010), Nov. 11-14,2010,Nanjing,China.

23. Lai Dengjun; Chen Yingmei, A CMOS Single-Differential LNA and Current bleeding CMOS Mixer for GPS Receivers, 12th IEEE International Conference on Communication and Technology(IEEE ICCT2010), Nov. 11-14,2010,Nanjing,China.

24. CHEN Ying-mei; JING Yong-kang; ZHANG Zhi-hang; ZHANG Li, A Fully Integrated CMOS GPS Receiver with Double Conversion technique, 2010 International Symposium on Signals, Systems and Electronics,17-20, Sep. Nanjing, China, Vol.1, pp.189-192.

25. Yingmei Chen, Zhigong Wang, and Li Zhang, A 5GHz 0.18-um CMOS technology PLL with a symmetry PFD, International Conference on Microwave and Millimeter Wave Technology, 21-24 April 2008, Nanjing, Vol.2, pp.562-565.

26. Yingmei Chen，Zhigong Wang, Li Zhang，and Mingzhen Xiong, Monolithic IC of SDH STM-16 Optical Receiver Core Circuits, 2005 International Conference on Communication, Circuits and Systems, 27-30 May, HongKong, pp.1287-1289.

27. Chen Yingmei, Wang Zhigong, Xiong Mingzhen, and Zhang Li, 2.5 Gb/s Monolithic IC of Clock Recovery, Data Decision and 1:4 Demultiplexer, Journal of Semiconductors, Aug. 2005, pp.1532-1536.

28. 陈莹梅 景永康 章丽, “应用于GPS频率综合器的均匀分频算法可编程分频器设计” 高技术通讯-2011年第21卷第4期,pp.434-437

29 陈莹梅 王志功 赵海兵 章丽 熊明珍, “10Gb/s CMOS 时钟和数据恢复电路的设计” 固体电子学研究与进展2005年12月，Vol.25, No.4，pp.494-498

30. 陈莹梅 王志功 章丽 熊明珍, “2.5 Gb/s光接收机电路的全集成” 光通信研究2005年10月，第5期，pp.13-15

31. 赵海兵 王志功 陈莹梅 章丽 熊明珍, “多相位低相位噪声5GHz压控振荡器的设计” 电子器件2005年 第28卷，第1期，pp.164-166

32. 陈莹梅 王志功 朱恩 冯军 章丽 熊明珍, “一种高工作频率低相位噪声的CMOS 环形振荡器” 光电子·激光2004年10月，第15卷第10期，pp.1141-1143

33. 陈莹梅 王志功 朱恩 冯军 章丽, “5GHz 0.18um CMOS工艺正交输出VCO” 光通信研究2004年4月，第2期，pp.39-41

34. 陈莹梅 王志功 刘丽 林其松 谢婷婷 陈海涛 “2.5 Gb/s CMOS时钟数据恢复与1：4分接系统的设计” 中国电子学会电路与系统第17届年会2002年9月 大连 Ⅷ33-36

35. 景永康 陈莹梅 章丽, “应用于DVB-T的0.18um CMOS工艺数字可编程分频器芯片设计”，电子工程师，2008年第12期第34卷pp.17-20

36. 蔡志民 陈莹梅 李智群 章丽, 李伟“GPS射频接收芯片中低功耗62MHz压控振荡器设计”，微电子学，2009年第4期

专利